Bergen:   Fredag   24.11.2023   kl. 12:00-14:30

FPGA meetup logo

Inventas inviterer til faglig FPGA-samling, fredag den 24. november fra kl. 12:00-14:30 på Høyskolen på Vestlandet. Blir du med?

I samarbeid med Bergen FPGA Gruppe (tidligere FPGA Meetup i Bergen) ønsker vi å videreutvikle fagmiljøet innenfor FPGA. Inventas har et nasjonalt utviklingsmiljø for FPGA, og denne fredagen er flere av våre ansatte på besøk i Bergen. Det er altså gode muligheter for faglig prat, samtidig som vi deler erfaringer og inspirasjon.

Fyll ut skjema for å melde deg på, eller scroll lenger ned for å få mer informasjon om innholdet i den faglige samlingen. 

Praktisk informasjon
fysisk event ikon

Fyll ut skjema for å melde deg på:

Dette vil du lære

Fokuset for denne samlingen er på verktøy og metoder som gjør livet lettere for deg som er FPGA-utvikler. Vi kommer blant annet til å demonstrere HDLRegression, et verktøy for regresjonstesting og automatisering av build for simulering av HDL-kode. Verktøyet har støtte for flere kjente HDL simulatorer, og håndterer kompileringsrekkefølge og effektiv rekompilering. Det er veldig lett å komme i gang med, og eliminerer behovet for TCL-baserte build scripts.

For større FPGA prosjekter, spesielt med flere kollaboratører, er det ofte behov for å automatisere kodesjekk, test og simulering, samt syntese og build for FPGA'en. Vi kommer til å presentere hvordan dette kan settes opp i en Continuous Integration (CI) pipeline. Eksemplene vil være basert på GitLab CI, men er også relevant for andre CI verktøy.

UVVM HDL stor

Litt om Inventas

Inventas har et veletablert og stort embedded-miljø fordelt på 7 lokasjoner i hele Norge. Våre fagmiljøer består blant annet av FPGA/ASIC, elektronikk/HW, embedded software, regulatorisk, mekanikk, simulering, IoT og AI/ML, og vi arbeider med alt fra sub-sea, medtech, fornybar, startups og romfart. Vi holder presentasjoner og gjesteforelesninger, arbeider tett med akademia og utvikler UVVM - et av verdens største open-source FPGA test-rammeverk.

mars rover

Praktisk informasjon

Arrangementet er åpent og gratis for alle interesserte. Vi håper programmet vil falle i smak hos både spirende og erfarne FPGA-utviklere, og tror alle kan ta nytte av eksemplene vi går gjennom i egne prosjekter. Det er nok spesielt relevant for dem som har kunnskap og erfaring fra FPGA, og en mulighet for faglig påfyll og diskusjoner med fagkollegaer. Det vil bli lunsj-servering.

⏰ Tidspunkt: Fredag 24. november, kl. 12.00-14.30

🏠 Sted: Høgskulen på Vestlandet (HVL)

📍 Adresse: Inndalsveien 28, 5063 Bergen, Hovedbygget Kronstad 1 (K1), Rom D121, 1.etg.

🙋 Kontaktperson: Simon Nesbø (simon.nesboe@inventas.no  // +47 41 14 10 06)

hvl-1

Program

12:00-12:15
Lunsj og mingling – Vi serverer wraps og boller til alle som er sultne.

12:15-12:20
Velkommen v/Marius Elvegård (FPGA utvikler, Inventas) og Arin Morten Kjempenes. 

12:20-12:50    
HDLRegression: Et build og regresjonsverktøy for HDL testbenker. Presentert at Marius Elvegård.

13:00-13:30    
Continuous Integration for FPGA prosjekter. Presentert av Arild Velure.

13:40-14:00    
Demo eksempel: Oppsett av build, simulering og CI for en AXI-Stream basert UART modul. Presentert av Simon Nesbø.

14:00-14:30      
Wrap up. Spørsmål til foredragsholdere. Tilbakemelding til arrangement og ønsker om tema for fremtidige samlinger.